



计算机系统结构

童 薇

tongwei@hust.edu.cn



请加入微助教课堂



课堂名称：2026HUST计算机系统结构

课堂编号：RH490

1、扫码关注公众号：微助教服务号。

2、点击系统通知：“点击此处加入【2026HUST计算机系统结构】课堂”，填写学生资料加入课堂。

*如未成功收到系统通知，请点击公众号下方“学生” - “全部(A)” - “加入课堂” --- “输入课堂编号”手动加入课堂

教材和参考书籍

- 教材

- 张晨曦, 王志英等编著, 《计算机系统结构教程》(第3版), 清华大学出版社

- 参考书

- David A. Patterson, John L. Hennessy. 《计算机体系结构:量化研究方法》(第6版), 人民邮电出版社
- 曹强, 施展编著, 《计算机系统结构》(微课版), 人民邮电出版社
- 胡伟武等著, 《计算机体系结构基础》(第三版), 机械工业出版社



教学安排

第一章	计算机系统结构的基础知识	4学时 第3周
第三章	流水线技术	6学时 第4/5-1周
第五章	指令级并行及其开发 – 硬件方法	2学时 第5-2周
第七章	存储系统	6学时 第6/7-1周
第八章	输入输出系统	4学时 第7-2/8-1周
第九章	互连网络	2学时 8-2周
第十章	多处理机	2学时 9-1周
习题课	课程总结+习题课	6学时9-2/10周

课程成绩与组成

- 作业与考勤： 20%
 - 每章交一次作业
- 实验/报告： 20%
 - 需**独立**完成实验并撰写实验报告
- 期末考试： 60%
- 无故缺课1/4(8节)或无故不交作业达到3次，作业和考勤成绩记为0分
- 发现抄袭作业者，作业平时成绩按0分记；发现实验报告抄袭者，实验成绩按0分记

课外自学资源

- <https://safari.ethz.ch/architecture/doku.php>
- <http://inst.eecs.berkeley.edu/~cs152/>
- <http://www.ece.cmu.edu/~ece447/>
- <https://www.coursera.org/learn/comparch?=>
- <http://ocw.mit.edu/courses/electrical-engineering-and-computer-science/>
- 爱课程 <https://www.icourse163.org/course/HUST-1207109824>

学习方法

- 站在系统设计者的角度看计算机架构
- 站在系列课程的角度学计算机设计
- 动手实践：查阅相关资料并动手实验
- 查阅学科前沿资料、阅读经典著作，多思考多输出
- <https://www.zhihu.com/question/26519238>

发展前沿

- Challenges and Research Directions for Large Language Model Inference Hardware
- Xiaoyu Ma and David Patterson, Google
- <https://arxiv.org/pdf/2601.05047>
- 核心瓶颈：内存容量 / 带宽、互连时延，非算力
- 破局方向：HBF、PNM、3D 堆叠、低时延互连
- 目标：低成本、低时延、高能效的 LLM 推理硬件
- 意义：让 AI 推理普惠可用

LLM推理的主要硬件瓶颈和研究方向

	LLM Decode features & trends + Promising research opportunities	Memory capacity	Memory bandwidth	Interconnect latency	Compute
Drivers of hardware improvements	Conventional Transformer Decode		✓	✓	
	MoE	✓	✓	✓	
	Reasoning models	✓	✓	?	
	Multimodal	✓	✓	?	
	Long-context	✓	✓	?	
	RAG	✓	✓	?	
	Diffusion				✓
Where promising directions can help	① High Bandwidth Flash	✓		⬆	
	② Near Memory Compute		✓	⬆	
	③ 3D Compute-Logic Stacking		✓	⬆	
	④ Low-Latency Interconnect			✓	

Table 2. Summary of primary hardware bottlenecks for LLM inference and research directions to address them. “✓” means primary bottlenecks. In the top section of the table (hardware improvement drivers), “?” means a derived interconnect bottleneck for the drivers. For example, if reasoning models require a larger system to fulfill the memory requirements, it puts pressure on interconnect latency by increasing the hop count. Likewise, if an improvement on memory capacity or bandwidth allows inference of the same model with fewer accelerator chips, it would help lower interconnect latency. For the bottom section (promising directions), “⬆” means a promising direction that helps with interconnect latency by shrinking the size of the overall system, thereby reducing the hop count.

课后作业



1.7, 1.10, 1.11

3.8, 3.10, 3.11 (按图3.33流水线通路)

5.8, 5.9, 5.11

7.9, 7.10, 7.11, 7.14

补充RAID习题

9.9, 9.13

10.6

第8章课后作业

一个廉价磁盘冗余阵列由4个磁盘配置为RAID 10级，其结构如图，采用双控制器结构，任何一个阵列控制器失效不影响系统工作。已知各部分可靠度为：阵列控制器 $R_1=0.9$ ，通道适配器 $R_2=0.95$ ，磁盘 $R_3=0.95$ 。

- ① 画出该系统可靠性框图；
- ② 写出该系统可靠度 R 的表达式；
- ③ 计算 R 的数值（保留小数点后两位）。

